挨　拶 拠点形成理念と目的 研究内容 研究成果 COEメンバー 実施計画 研究員募集 イベント・催し ドキュメント リンク
ナノデバイス・プロセス 研究内容　トップ 回路・システムアーキテクチャー デバイス・モデリング ナノデバイス・プロセス 成　果 ・研究内容一覧 ■ナノデバイス・プロセスの研究実績 極微細トランジスタ(芝原、村上、宮崎) 世界トップレベルの極微細 MOSＦＥＴを大学で試作，特性解析 　 1996 IEDM Sb極浅接合形成とMOS適用 1998 IEDM 1.2nm極薄ゲート膜厚MOS試作 2000 SSDM ゲート長30nmのMOSFET試作 多層配線技術（吉川） 配線システムの学問的体系を構築 MIRAI プロジェクトのグループリーダ ■低誘電率層間絶縁膜開発 2000 IEDM 招待講演 ■感光性低誘電率層間絶縁膜 ※クリックで詳細を見ることができます。