スパイラルインダクタ間の共振特性を利用したチップ間無線インタコネクト

佐々木 守(先端研半導体集積科学専攻 助教授), 有薗 大介(工学部第2類 B4), 岩田 穆(先端研半導体集積科学専攻 教授)

1. 研究目的

半導体デバイスの微細化に伴い、プロセッサ、メ モリ、アナログ回路、RF インタフェースのような様々 な回路ブロックをシングル・チップとして集積可能に なった。それらは、システムLSIと呼ばれる。しかしな がら、システム LSI の開発には、相当な時間を必要 とし、かつ、シングル・チップ上に種々のシステム機 能を集積するため歩留まりの低下を招く。代案とし て、システム・イン・パッケージ技術が注目されてい る。本 COE プログラムでも、3 次元カスタムチップ・ スタックシステム(3DCSS)の開発は重要なテーマの 一つである。従来の3次元 IC 実装技術では、大き な縦横比を必要とする貫通ビアが、積層化されたチ ップを接続するために必要である ¹⁾。そこで、貫通ビ アを形成することを回避できるパッド間の容量結合 を利用したチップ間無線相互接続が提案されてい る²⁾。しかし、容量結合を利用するため、原理的に チップ間隔を広げることはできず、積層化された内 部チップの放熱の問題など課題は残っている。

本 COE プログラムでは、2つのタイプの無線接続 技術を取り扱っている。1つはグローバル接続であ り、マイクロ波を使って、隣接チップ間を超える通信 に用いる³³。もう一つは、向かい合うチップ間での多 重並列パスを実現するローカル接続である。グロー バル接続は、全チップへのブロード・キャストやグロ ーバル制御などに利用できる。一方、ローカル接続 は、多重並列構造によりデータ通信バンド幅を大き くすることが可能で、2次元のビジョン情報などのデ ータ通信に役立つ。本稿では、対向するチップ間 に集積化されたスパイラル・インダクタ対の共振特 性を利用する無線インタコネクト技術(Fig.1参照)を 提案する。



Fig.1 Spiral inductor based wireless interconnect.



Fig.2 An equivalent model of spiral inductor pair.

2. これまでの研究成果概要

2-1. スパイラル・インダクタ対の解析とモデル化 設計において、回路シミュレータを利用できるよう に、スパイラル・インダクタ対の集中定数等価回路を 導入する。Fig.2 にもっとも単純化されたスパイラル・ インダクタ対の等価回路を示す。L、Cおよび Rは、 それぞれスパイラルインダクタの自己インダクタンス、 寄生容量および損失抵抗である。また、Mとkは、ス パイラルインダクタ間の相互インダクタンスおよび結 合係数である。これらの素子の値を決定するため、 まず、3 次元電磁界解析法の一つである FDTD 法 を用いて、Fig.2 に示すポート間の2ポートSパラメ ータを計算した。その後、Fig.2 の各回路素子の値 を、FDTD 法によって得られた2ポートSパラメータ へのデータ・フィッテングによって決定した。フィッテ ング結果をFig.3に示す。スパイラル・インダクタのレ イアウト形状は、線幅とスペースがそれぞれ 10µm と 2µm である。形は正方形として、外側の一辺を 300µm とした。パラメータとして、巻き数およびイン ダクタ対間の距離を変化させた。Fig.3 に、自己イン ダクタンスと巻き数の関係を示す。また、結合係数と 巻き数の関係も同時に Fig.3 に示す。インダクタ対 間の間隔が、50µm、100µm、150µm の場合の3つ のグラフが示されている。



Fig.3 Results of 3D electromagnetic-field simulation.



2-2. 回路構成と SPICE シミュレーション

Fig.4 に、スパイラル・インダクタ対の回路モデル を含む送受信回路の構成を示します。まず、容量 C_{a1} および C_{a2} について考える。これらは、送信回路 と受信回路の両方で共振回路を実現するためにイ ンダクタ L_1 および L_2 に接続される。これらの容量な しにスパイラル・インダクタは自己共振周波数を持 つが、 C_{a1} と C_{a2} は通常の通信に便利な周波数まで 共振周波数を減少させる。MOSFET M₁ は送信回 路の中でドライバーの働きをする。Fig.5 に示される リターン・ゼロ信号が M₁のゲートに与えられる。送信 回路と受信回路の両方で、共振回路の共振周波数 は、容量 C_{a1} および C_{a2} の接続により、リターン・ゼロ 信号の送信周波数に等しくされる。このように共振

特性を利用することで受信信号の振幅を大きくする ことができる。しかしながら、他方では、それは、 Fig.6 の中で示されるような共振現象による過剰発 振を引き起こす。過剰発振を抑えるために、 MOSFET M₂および M₃が使用される。Fig.6の中の タイミング信号 t,および t。は M。と M。をそれぞれ制 御する。したがって、それらは、Fig.6 の中で示され るようなタイミングで、L1および L2をショートさせて、 過剰発振を抑えることができる。送信用のタイミング 信号 t,は、送信データと同じ位相で制御される。 一方、タイミング信号 t2は受信データのタイミングに 合わせるべきである。このタイミング・チューニングは、 マルチ・フェーズ発振器および Fig.7 の中で示され るマルチプレクサを用いて、実現できる。データ伝 送サイクルは、Fig.8 の中で示されるように、4 段の 差動遅延セルから構成されたリング発振器によって 8 つのフェーズに分割できる。さらに、マルチプレク サによって、8 つの異なるフェーズを持つクロック信 号から最適のクロックを選択することでタイミング・チ ューニングが実行できる。Fig.8 に示すように、125p sのフェーズ分解能は1Gbps伝送に対して十分であ り、タイミング制御は上記のようにディジタル回路で 制御できる。

スパイラル・インダクタを含む送信回路および受 信回路を、TSMC 0.25µm のミックスド信号 CMOS テ クノロジーで設計した。また、SPICE によって回路シ ミュレーションを実行した。シミュレーションでは、導 入したスパイラル・インダクタ対の回路モデルを使用し た。供給電源 VDDは、2.5V である。Fig.6に、シミュ レーション結果を示す。Fig.6 の最下段で示されるよ うに、M₃ の寄生容量を通してタイミング信号 t₂が多 少漏洩しているが、過剰発振は抑えることができて いる。



Fig.7 Timing tuning circuit



Fig.8 Ring oscillator and eight phase clocks.



Fig.9 Reference-voltage generator.

一方、共振特性は、受信信号の振幅を拡大させる ことができ、それはより低電力消費化を可能にする。 事実、最大電力を消費しているドライバM₁へ流れる 平均電流を、2.4mAまで縮小することができる。

積層するチップの発生熱量に応じて、積層する チップの間隔は制御されるべきである。チップ間隔 の変化は、回路特性、特に受信信号の振幅に影響 する。この影響を抑えるために、参照電圧生成回路 を提案する。Fig.9に、その回路構成を示す。



Fig.11 Simulation result of the reference-voltage generator.

この回路は、受信信号の振幅からの比較器用の参 照電圧を生成することができる。まず、ソースフォロ アが受信信号をバッファ・リングする。同時に、電圧 レベルは、MOSFET M4 のスレッショルド電圧によっ てレベルシフトされる。さらに、そのピーク電圧が、 ダイオードとして作動する MOSFET M5 によって検 知される。ソースフォロアのレベルシフト電圧が、(ピ ーク電圧検出用ダイオードとして働くM5のスレッショ ルド電圧と等しいので、受信信号のピーク電圧をノ ード A に得ることができる。比較器用の参照電圧は、 検出されたピーク電圧を 1/2 に分割することにより 生成される。しかしながら、残念なことに参照電圧生 成回路の振る舞いは受信するデータ・シーケンス・ パターンによって影響を受ける。最もよい動作は、 "…、1、0、1、0、1、0、…"シーケンスの場合である。 このことを克服するために、チャネルバンクを構成 する。チャネルバンク中で 1 本のチャンネルが、参 照電圧生成のための専用チャネルとして使用される。 チャネルバンクの概念をFig.10に示す。Fig.10では、 制御チャンネルは "…、1、0、1、0、1、0、…" シー ケンスを伝送し、それは参照電圧生成のために排 他的に使用される。他のチャンネルでは、受信回路 中のラッチ・コンパレータは、制御チャンネルの RVG によって生成された参照電圧によってデータ を評価する。 参照電圧生成回路の回路シミュレー ションの結果を、Fig.11 に示す。



Fig.10 Channel bank employing same reference voltage



Fig.12 Simulation result of the communication channel.



Fig.13 Chip layout

適切な参照電圧を得ることができている。比較器の 出力を含む通信チャンネルのシミュレーション結果 を、Fig.12 に示す。上段には、送信回路に与えられ たデータ・シーケンスが記述される。中段には、受 信波および参照電圧が記述される。最下段には、 受信データ・シーケンスが記述される。それは位相 シフトされていること以外は、送信されたデータ・シ ーケンスと同じである。このように、提案回路による 伝送特性が回路シミュレーションにより確認できた。

提案する回路方式を実証評価するため、TSMC 0.25µm のミックスド信号 CMOS テクノロジーを用い て、テスト・チップを試作した。チップ・レイアウトを Fig.13に示す。さらに、実証実験用の評価基板を開 発した。Fig.14 に示す。2 つの評価基板を、向かい 合わせに配置して、通信特性の評価実験を行う。

3. まとめ

スパイラル・インダクタ対間の共振結合に基づいた、積層チップ間の相互接続スキームを提案した。 通信特性(9mW/チャンネルの消費電力、1Gb/s/チ



Fig.14 Evaluation board

ャンネルの伝送速度)を、SPICE シミュレーションに よって確認した。また、スパイラル・インダクタ対によ る通信性能を実験評価するため、テストチップを TSMC 0.25µm のミックスド信号 CMOS テクノロジー で試作した。 試作チップを用いた実証実験を現在 行っている。

4. 今後の予定

チャネルの多重度を上げるためには、必須条件 となる(1)スパイラル・インダクタのサイズ縮小、お よび(2)さらなる低電力消費化 が今後の予定で ある。目標としては、多重度:100 チャネル、スパイラ ル・インダクタのサイズ:100µmx100µm、消費電力: 1mW/チャネル である。

参考文献

- 1) J.Burns, et al., ISSCC Digest of Tech Papers, pp.142-143, Feb. 2001.
- 2) K.Kanda et al., ISSCC Digest of Tech. Papers, pp.186-187, Feb. 2003.
- A.B.M.H.Rashid, *et al.*, *IEEE Electron Device Letters*, Vol.23, No.12, pp.731-733, Dec. 2002.
- 4) D. Mizoguchi, et al., *ISSCC Digest of Tech. Papers*, pp.142-143, Feb. 2004.
- 5. これまでの研究発表、特許等
- 原著論文
- ② 国際会議プロシーディング等
- M. Sasaki, D. Arizono, A. Iwata, "A wireless chip interconnection using resonant coupling between spiral inductors," *Proc. of Second Hiroshima International Workshop on Nanoelectronics for Tera-Bit Information Processing*, (2004) pp.104-108.
- M. Sasaki, et al., "At-speed self-test LSI for high-speed serial link," submitted to 2004 International Conference on Solid State Devices and Materials (SSDM).
- ③ 特許
- 出願番号特願 2004-10053:名称「半導体装置」、 2004 年 1 月 19 日出願