連想メモリベースシステムのための画像処理フロントエンドの開発 - セルネットワークを用いたタイル画像パイプライン処理による ハードウェア効率の良い低消費電力リアルタイム画像分割アーキテクチャ -

研究代表者 : 小出 哲士 (ナノデバイス・システム研究センター 助教授, 先端研半導体集積科学専攻) 分担者 : Hans Juergen Mattausch (ナノデバイス・システム研究センター 教授, 先端研半導体集積科学専攻), 森本 高志 (先端研量子物質科学専攻 D1), 原田 洋明 (先端研量子物質科学専攻 M2), 足立 英和 (工学部第二類 B4), 桐山 治 (ナノデバイス・システム研究センター 研究員)

1. 研究目的

図1に示した連想メモリベース認識・学習システム の視覚知能処理では、自然画像からのオブジェクト 抽出とその連想メモリベースの特徴抽出・モデリン グ技術が必要となる.ここで画像分割処理は、入力と して取り込んだ複雑な自然画像から個々の対象物を 抽出する処理であり、オブジェクトベースの処理で ある画像認識や動体検出等において重要な前処理で ある.我々はこの画像分割・抽出処理に対して、リア ルタイムで処理が可能でかつ連想メモリでの認識に 適した特徴抽出・モデリング手法の開発と実現を目 標に研究を進めている.図2に目標としている画像 分割・抽出システム概念図を示す.

画像認識や動物体検出の技術はロボットビジョンや 高度交通システム(ITS)のような研究分野においては 不可欠である.もし,複雑な自然画像において人間の ような認識が可能となれば,工業からプライベート まで様々な幅広い分野において非常に有益である。 その中で重要なアプリケーションとしては、携帯端 末のアプリケーションシステムが挙げられる.この ようなシステムを実現するためには、リアルタイム 処理,小面積による実現,並びに低消費電力という3 つの要求を同時に満足する必要がある.一般に画像 情報は複雑で様々な情報を含んでいるため,このよ うな要求を FPGA, マイクロプロセッサ, およびディ ジタルシグナルプロセッサ(DSP)のような汎用的な ハードウェアで実現することは困難である.これら の処理の計算複雑度を削減する一般的な方法は, 複 雑な自然画像の中から重要な情報(オブジェクト)を 抽出することである.このような画像分割と呼ばれ る画像処理の機能を実現することが要求されている.

これまでに多くの画像分割処理アルゴリズムが提案 されている [1, 2].しかしながら,これらのほとん ど多くのアルゴリズムは,ソフトウェアでの実現を



Figure 1: Structure of envisaged associative memory-based systems.

前提としたものがおおく,そのため上述の3つの要 求を同時に満たすことは困難である.特にアルゴリ ズムの複雑さの理由から,ハードウェアでの実現は マイクロプロセッサやDSP などに限られているのが 現状である.最近,文献[3, 4]において,専用ハー ドウェアによる画像分割処理ハードウェアが提案さ れている.しかしながら,これらの方法においても, 標準的なサイズの動画像(例えばVGA 画像)のリアル タイム処理に適用した場合には,消費電力,チップ面 積,並びに画像分割の質などにおいてまだ問題があ るのが現状である.

本 COE プロジェクトの目的は,視覚知能処理を達成 するために,リアルタイムの動画像のための,高速か つ小面積で実装可能な画像分割/抽出アルゴリズム 及びアーキテクチャの提案とそれを用いた連想メモ リベースの特徴抽出アーキテクチャの開発である.

2. これまでの研究成果概要

本報告書では,低消費電力な携帯端末向けアプリ ケーションのために,タイルベースの画像領域分割 処理アプローチ(SIA)と境界セル限定動作(BAO)を適 用したセルネットワークベースの画像分割処理アー キテクチャの研究状況について報告する.0.35um CMOS 技術によるセルネットワークコアのテストチッ プ設計において,標準的なディジタル CMOS 技術を用 いることにより消費電力が 30mW 以下での VGA サイズ 画像のリアルタイム画像分割が可能であることを検 証した.以降では,提案アーキテクチャとチップ設計 の概要について説明する.

2.1 セルネットワークベース画像分割アーキテクチャ 提案しているセルネットワークベース画像分割

アーキテクチャ [5, 6] は以下の特徴を有する.(1) 領域成長によるアプローチ,(2)ピクセルベースの



Figure 2: A block diagram of image segmentation and feature extraction for real-time applications.

全並列処理,並びに,(3)重み計算のための初期化 ステップを変更することにより,同じハードウェア を用いてグレースケール画像とカラー画像の両方へ の適用が可能.

図3に提案している画像分割アルゴリズムのフロー チャートの概要を示す 初期化フェーズ(a)では 隣接画 素間の輝度値(カラー画像に対しては,RGBデータ)の 差からピクセル間の結合重みを計算する .そして ,引き 続き行われる領域成長処理の起点となるリーダセルを計 算した結合重みによって決定する メインフェーズにお いては,個々の領域を決定するために,自己発火(selfexcitation)(b,c)と領域成長(region-growing)(d,e) が実行される .自己発火可能セルの検索フェーズ (b)に おいては,トークンパッシング検索により,リーダセル の中から1つのセルが選択される.そして,選択された リーダセルは自己発火する(c) 引き続き行われる領域成 長処理においては 隣接している発火セルとの結合重み の総和としきい値に基づいて 引火可能かどうか決定さ れる(d).その後引火可能セルは自動的に並列に発火し 領域の成長が行われる(d).この成長過程はループ (d)-(e)において,発火可能なセルが存在する間繰り 返される.もし,発火可能セルが存在しなければ,そ の領域の発火セルにあるセグメント番号をラベルし、 鎮火処理が行われる(f).上記の自己発火と領域成長



Figure 3: Examples of real image segmentation results for grayscale (a)-(c) and color (d) images.



Figure 4: Block diagram of the cell-network-based image segmentation architecture with subdivided-image approach (SIA). The blocks with bold-line are added for SIA implementation.

過程はすべてのリーダセルが鎮火されるまで繰り返 される.図4に上述のアルゴリズムを適用した画像 分割の例を示す.

提案する VLSI によるセルネットワークベース画像 分割アーキテクチャは,4つの機能ブロック(図5の 太線以外の部分)からなり,結合重み計算回路(A), リーダセル決定回路(B),画像分割セルネットワーク (C),並びに,画像分割結果保存回路(D)から構成さ れる.結合重み計算回路(A)とリーダセル決定回路 (B) はアルゴリズムの(a)の初期化を実行する.計算 された結合重みとリーダセルの情報は,カラム並列 でセルネットワーク(C)に転送される.セルネット ワーク(図6)は,アクティブセル Pij と結合重み レジスタブロック WRij から構成され,アルゴリズ ムのステップ(b)-(f)を画素並列で実行する.各アク ティブセル Pii は各画素に対応し,現在のクロック サイクルにおけるセルの状態と隣接するセルとの結 合重みの総和に基づいて現在の状態を決定する処理 要素である.結合重みは各セルの間に配置されてい る結合重みレジスタブロック WRij に保存されてい る.最後に画像分割の結果は,画像分割保存回路(D) に保存される

アクティブセル Pij はデコーダ,加算器/減算 器,コントロールユニット,及び,4つの1ビットレ ジスタから構成される.我々はアクティブセル Pij



Figure 5: Block diagram of the cell-network-based image segmentation architecture with subdivided-image approach (SIA). The blocks with bold-line are added for SIA implementation.



Figure 6: Construction of the cell-network for 4×4 pixels. Vertical and horizontal registers are used for resource-sharing of the connection-weights.



Figure 7: Weight-parallel (a) and weight-serial (b) structure of active cells.

の実現方法として,高速な実現方法として weightparallel (WP, 図 7a, シングルクロックサイクル実 行)と高密度な実現方法として weight-serial (WS, 図 7b, 複数クロックサイクル実行)の2種類の方法 を開発している.これらの2つの実現方法の大きな 違いは,図 7 a, bの波線で囲んだ部分の結合重み 計算処理ブロックである.

文献 [5] で報告したテストチップは,画素集積 度 PID が 19.6pixel /mm² であった.そこでこのテスト チップ設計に基づいて,5層配線を有するCMOS技術 に対して、ゲートサイズをスケールダウンした場合 の予想される画素集積度PIDをフルカスタム設計に よる weight-parallel と weight-serial のセルネット ワークアーキテクチャに対して見積もった.図8は 90nm CMOS 技術における予測結果で,画素集積度 PID は665pixel/mm²となり,QVGA画像サイズを処理する ために必要とされるチップサイズは116mm² (11mm x 11mm)となった.もし,5層配線以上の配線層が使用 可能である場合には, VDDやVSSの電源配線層を導入 することによりさらなる画素集積度の向上が期待で きる.International Technology Roadmap for Semiconductors (ITRS2002 Update)によると2004年 における cost-performance market での典型的なチッ プサイズが195mm² (14mm x 14mm)と予想されており, このことからも 90nm CMOS 技術を用いることで QVGA





Figure 8: Chip-size estimation for weight-parallel (WP) and weight-serial (WS) architectures at the 90nm technology node with 5 metal layers as a function of the image size.

Figure 9: Image segmentation time estimation of WP architecture for larger image sizes at 10MHz clock frequency.

画像サイズの画像分割のためのweight-parallel アー キテクチャが1チップで実現化可能であることが期 待できる.更にweight-parallel アーキテクチャによ る画像分割処理速度をソフトウェアシミュレータで 様々な自然画像サンプルに対して適用して評価を 行った.実際にチップとして試作したweightparallel アーキテクチャの平均シミュレーション時 間を図9に示す.この結果から90nm CMOS,5層配線 技術を用いることによりリアルタイムのフルカラー のQVGA 画像サイズの画像分割チップは,10MHz とい う非常に低い動作周波数にもかかわらず,1フレー ム当たり250msec で処理を行うことが可能である.

2.2 画像領域分割処理アプローチ(SIA)

2.1 節で述べたようにオリジナルのアーキテク チャの非常に高速な画像分割処理スピードを利用す ることにより,画像をタイル領域に分割してパイプ ライン処理することによりハードウェアコストを削 減することが可能である.画像領域分割処理アプ ローチ(SIA)と呼ぶ方法の基本的な概念を図10に示 す.入力画像は1行1列の重なり合ったタイル画像 領域に分割される.そして,各タイル画像は対応する 小さな画像分割セルネットワークによって逐次的に パイプライン処理される.重なり合った領域の画像 分割のラベル番号(プリラベル番号)は,一連のタイ ル画像の分割の際に再利用される.図11に示すよう に,画像分割領域番号は,引き続き処理されるタイル 領域に引き継がれていき、全体の画像分割と同じ結 果を得ることが可能になる.この結果,画像サイズが 増加しても,SIAを用いることにより非常に大きな画 像分割セルネットワークを用いなくてよく,小面積 での集積化が可能となる.

SIA アーキテクチャは、これまでに開発している オリジナルのセルネットワークアーキテクチャを拡 張することにより実現できる.図6の太線で囲んだ SIA controller (E)とlabel controller (F)の2つ のプロックを追加する.更に、画像分割セルネット ワークと分割領域保存回路にプリラベル番号制御の



Figure 10: Conceptual diagram of the subdivided-image approach (SIA). Pipelined segmentation of image tiles with a corresponding smaller-size cell-network is applied.



Figure 11: Processing example of the SIA approach. Prelabeled regions at the boundary of the tile enable correct segmentation of regions extending over several tiles.

ための少しの変更を加えればよい.提案する SIA アー キテクチャの処理の概要を以下に述べる.前のタイ ル画像の画像分割が終了したとき, SIA controller に よって次に処理されるタイル画像のアドレス raddr が入力メモリに割り当てられる.画素データは行単 位で入力され , 結合重み ₩i i とリーダセル信号 pp i は 入力画像の輝度値 / i (カラー画像では R, G, B デー タ)により計算され,行パラレルパイプラインモード でセルネットワークに転送される.各タイル画像の 重なり合った領域(画像の左行と上列)のプリラベル セル(プリラベル番号の付けられたセル)はSIA controllerによって全てリーダセルにセットされる.そ の後、タイル画像の画像分割がセルネットワークによっ て実行される 画像分割終了後 ,label controllerによっ て、この後処理されるタイル画像の重なり合った行・列 のラベル番号が保存され 引き続き処理されるタイル領 域のセルネットワークへと転送される この一連のタイ ル画像の画像分割は、画像分割保存回路により画像分割 メモリに画像分割結果を記録することで完了する.

2.3 低消費電力化技術

低消費電力化のために 現在の画像分割の領域成長に 関与しないセルネットワーク内のセルを低消費電力 のスタンバイモードにすることにより実現する.

2.3.1 境界セル限定動作(BAO)のコンセプト

これまでに述べてきたアーキテクチャは,画素に 対して全並列処理に基づくため,画素数が増加する につれて,消費電力の増加が問題となる.そのため, SIAアーキテクチャを用いない場合には,VGAサイズ の画像に対するセルネットワークの消費電力は1Wを 超えてしまう.そのために,バッテリーベースのモバ イルアプリケーションに対して用いる場合には,更 なる消費電力の削減が必要不可欠である.

この目的のために,リアルタイム処理性能を犠牲 にすることなく低消費電力を成し遂げる技術として,





state

Figure 12: Conceptual diagram of the proposed boundary-active-only (BAO) scheme.

Figure 13: Block diagram of the cell with BAO controller.



Figure 14: Circuit diagram of BAO controller in each cell for cell-internal power reduction.

境界セル限定動作(BAO)手法を提案する.提案アルゴ リズムの特徴である領域成長による画像分割領域の 成長の特徴を効果的に用いることにより,現在成長 している領域の境界に属するセルのみアクティブ モードにする方法である.図12に示すようにそれ以 外のセルは,低消費電力のローパワーモードにする. もう少し正確に定式化すると,次の3つの条件を満 たすセルは低消費電力のスタンバイモードに自動的 に遷移する;(1)既に発火しているセルである (x_{ij}=1).(2)既に分割領域のラベルが付けられている (1_{ij}=1).(3)まだ発火しておらず,分割領域のラベル も付けられていないが,隣接するセルが1つ前のク ロックサイクルtにおいて発火していないセル.以上 の条件を満たす場合にはスタンバイモードとする. 2.3.2 BAO コンセプトの実現方法

提案 BAO アーキテクチャは消費電力の最小化のた めにローカルとグローバルの2つのアプローチで実 現している.ローカルアプローチは, BAO コントロー ラを各セルに実現し(図13,14),上述の3つの条件 のいずれかを満足した場合には,自動的にスタンバ イモードに遷移するようにしたものである.3つの いずれの条件も満足しないセルは,ローカルクロッ ク信号 (cell_CLK_{ij}) によって活性化 (アクティブ モード) される.セルネットワークは大きな容量を 持つ長いグローバルクロック配線を有するため , 効 率よく消費電力を削減するためにグロバールアプ ローチとして、グローバルクロックの制御を適用し ている.図15はグローバルBAOの実現方法の説明図 で,各セルの状態を検出することで,領域成長に関係 する列を検出し,クロック信号を分配するアクティ ブセルを部分的に限定することにより,実現してい る.この領域成長の境界の検出には,オーバーヘッド はなく、領域成長の処理過程の信号を再利用するこ とで実現できる.具体的には,セルネットワークの全



Figure 15: Block diagram of global BAO implementation for power-reduction of clock distribution. Rows i containing region-boundary cells are detected (ZOR_i=1) from the state signals of the row cells. The clock controller distributes the clock only to rows containing boundary cell and their nearest neighbor rows {i-1, i, i+1}.

てのセルの状態信号の論理和を用いて検出し,1つ 前のクロックサイクルにおいて,現在の領域成長の 境界に属するセルがその列に含まれているかどうか を検出する.領域成長の境界のセルが含まれている 列iのみが状態信号が"ZOR_i = 1"となる.クロック 制御回路は,これを検出し隣接する列{i-1, i, i+1} にのみ次のクロックサイクルでクロックを分配し, それ以外の部分は分配を停止する.

提案する低消費電力 BAO アーキテクチャがどれだ け消費電力の削減に寄与するかを HSPICE を用いた ワーストケースのアナログ回路シミュレーションに より検証した.その結果 10 × 10の小さなセルネット ワークに対して,適用前に比べて約75%の消費電力の 削減を達成した.

2.4. CMOS テストチップ設計による性能評価

パイプラインSIA 画像分割アーキテクチャの画像 分割処理時間と消費電力はタイル領域の数に依存す る.そこで,テストチップ設計の前に,VGA サイズ画 像を処理するのに最も適切なタイルサイズを算出し た.図16は0.35um CMOS 技術における10MHz クロッ ク周波数動作時のタイル領域のサイズに関するSIA アーキテクチャの画像処理時間と消費電力の関係を 示したグラフである.グラフより明らかに画像分割 処理時間とタイル領域サイズと消費電力の関係はト レードオフの関係が見受けられる.そのため,最適な セルネットワークサイズは目標とするアプリケー ションに応じて適切に決める必要がある.VGA サイズ 画像(640 × 480)のビデオ画像に対するモバイルアプ リケーションに対しては,次の制約を考慮した:処理



Figure 16: Estimated SIA performance data for VGA size images as a function of tile size (0.35um CMOS with 3-metal layer, 10MHz clock frequency).







Figure 18: Die photo of the network with BAO including 41×33 cells. It is designed in a 0.35 um 3-metal CMOS technology.

Table I: Characteristic data of the designed test-chip.

Technology	0.35µm, 2-Poly 3-Metal CMOS
Cell Architecture	Weight-Parallel (high-speed)[5]
Design Area	6.9mm×7.4mm (41×33 cells)
Supply Voltage	3.3V
Max Clock Frequency	20MHz
Segmentation Time	23µsec@10MHz (Worst Case)
(41×33 pixels)	
Power Dissipation	21.8mW@10MHz (Segmentation)
(Simulated, 41×33 pixels)	60.72mW@10MHz (Initialize)
Pixel Density	26.5pixel/mm ²

時間は8msec以下(リアルタイム処理に対してある程度のマージンを与えるため),消費電力は50mW以下. これらの条件からタイル領域のサイズとして,40 × 32 画素を用いることとした.SIAにおける領域の重な りを考慮すると画像分割セルネットワークサイズと して41 × 33を採用した.SIA アーキテクチャに基づ くVGA サイズ画像の画像分割のための詳細なパラ メータ選択について図17に示す.

今回のテストチップ試作では,特に提案したBAO 手法の検証の目的のためを考慮して, SIA アーキテク チャの主な機能ユニットである 41 × 33 セルを有する 画像分割セルネットワークを0.35um CMOS, 3 層配線 技術を用いて設計し試作を行った.試作したチップ の写真を図18に示す.図18の右側に示しているのは セルと結合重みレジスタブロックのフルカスタム設 計によるレイアウト図で,スタンダードセルによる 設計に対して約50%の面積削減を達成した.提案した BAO コンセプトを実現した設計したテストチップの HSIM回路シミュレータ[7]による消費電力シミュレー ションの結果は,画像分割時に約21.8mW,初期化時 に焼く60.7mW であった.これは, BAO を用いない場 合の10 × 10 セルのセルネットワーク[5]の消費電力 24.4mW@10MHz に対して,約12倍小さなものであった. これにより提案した BAO の有効性が立証できた.表1 に試作した画像分割テストチップの緒元を示す.

3. まとめ

本報告では、リアルタイムアプリケーションにおける グレースケール / カラー画像に対する全画素並列処理を 用いたセルネットワークベースディジタル画像分割アー キテクチャを提案した.アーキテクチャのコアであるセ ルネットワークの0.35um CMOS テストチップ試作の 結果から,提案アーキテクチャの有効性を検証した. テストチップによる性能評価では、9.5msec以下の高

速な画像分割処理時間と36.4mW@10MHz 以下の低消費 電力を達成することができた.これらの結果から 90nm CMOS 技術を用いることにより, QVGA サイズ画 像の画像分割が300usec@10MHz以下で処理が可能であ る.更に, VGA サイズ画像に対しては,画像領域分割 処理(SIA)による小面積化と境界セル限定動作(BAO) による低消費電力化を実現することにより,低消費 電力かつハードウェア効率の良いパイプライン画像 分割アーキテクチャを提案した.提案したアーキテ クチャを0.35um CMOS 技術で41 × 33 セルの画像分割 セルネットワークコアの51mm2サイズのテストチップ 設計によりその有効性を検証した.VGA サイズ画像の 画像分割処理性能は,10MHz クロック動作時に消費電 力が21.8mW,処理時間が7.49msecを達成した.

4. 今後の予定

今後の課題としては 結合重み計算回路やリーダセル 決定回路などの周辺回路を含んだ大規模セルネットワー クのテストチップ設計と、低消費電力化のためのアーキ テクチャの更なる改良 並びに完全な画像分割処理シス テムの構築が挙げられる .また ,提案しているセルネッ トワークベース画像分割アーキテクチャと全並列高面積 効率の最小マンハッタン距離検索連想メモリを用いた動 き物体検出アーキテクチャの開発を計画している 動き 物体検出システムのためのプロトタイプアーキテクチャ 開発は次のステップの課題である.更に,連想メモリ ベース情報処理システム実現に向けて 特徴抽出ユニッ トのアーキテクチャと回路技術の開発も重要な課題の一 つである.

謝辞

本チップ試作は東京大学大規模集積システム設計教育研究 センター(VDEC)を通し ローム(株)および凸版印刷(株)の協 力で行われたものである.HSIN 回路シミュレーションは Nassda 社のアカデミックライセンスプログラムの協力で行 われた.

参考文献

- J. C. Russ, "The Image Processing Handbook," pp. 371-429, CRC PRESS, 1999.
 B. Jähne, "Digital Image Processing, 5th revised and extended edition," ch. 16, pp. 427-440, Springer, 2002.
 S. Y. Chien, et al., Proc. of 2002 IEEE Asia-Pacific Conf. on ASICs up 233, 236 2002
- ASICs, pp. 233-236, 2002. [4] H. Ando, et al., Proc. of the 28th European Solid-State Circuits
- [4] H. Ando, et al., Proc. of the 28th European Solid-State Circuits Conf., pp.703-706, 2002.
 [5] T. Morimoto, et al., Extend. Abst. of the 2002 Int. Conf. on Solid State Devices and Materials, pp. 242-243, 2002.
 [6] T. Morimoto, et al., IEICE Trans. on Information & Systems, Vol.E87-D, No.2, pp. 500-503, 2004.
 [7] Nasda Co., "HSIM, Ver.3.0", http://www.nasda.com/, 2004.

5. これまでの研究発表,特許等

(1) 原著論文

- T. Morimoto, Y. Harada, T. Koide, and H. J. Mattausch, "Efficient video-picture segmentation algorithm for cell-network-based digital CMOS implementation," IEICE Trans. on Info. & Sys., Vol.E87-D (2) (2004) pp. 500-503.
- (2) 国際会議プロシーディング等
- T. Koide, T. Morimoto, Y. Harada, and H. J. Mattausch, "Digital gray-scale/color image-segmentation architecture for cell-network-based real-time applications," Proc. of The 2002 Int'l Tech. Conf. on Cir. & Sys., Computers. and Communications

(ITC-CSCC2002), pp. 670 -673, 2002

- T. Morimoto, Y. Harada, T. Koide, and H. J. Mattausch, "Real-2.
- T. Morimoto, Y. Harada, T. Koide, and H. J. Mattausch, "Real-time segmentation architecture of gray-scale/color motion pictures and digital test-chip implementation," Proc. of The 2002 IEEE Asia-Pacific Conf. on ASICs (AP-ASIC2002), pp. 237-240, 2002. T. Morimoto, Y. Harada, T. Koide, and H. J. Mattausch, "Low-complexity, highly-parallel color motion-picture segmentation architecture for compact digital CMOS implementation," Ext. Abs. of the 2002 Int'l Conf. on Solid State Devices and Materials (SSDM2002), pp. 242-243, 2002. Y. Harada, T. Morimoto, T. Koide, and H. I. Mattausch, "CMOS 3.
- Y. Harada, T. Morimoto, T. Koide, and H. J. Mattausch, "CMOS test chip for a high-speed digital image-segmentation architecture with pixel-parallel processing," Proc. of the 2003 Int'l Tech. Conf. on Cir. & Sys., Computers and Communications (ITC-CSCC 2003), pp. 284-287, 2003. 4.
- T. Morimoto, Y. Harada, T. Koide, and H. J. Mattausch, "Low-5. power real-time region-growing image- segmentation in 0.35µm power real-time region-growing image- segmentation in 0.55µm CMOS due to subdivided-image and boundary-active-only architectures," Ext. Abs. of the 2003 Int'l Conf. on Solid State Devices and Materials (SSDM2003), pp. 146-147, 2003. T. Morimoto, Y. Harada, T. Koide, and H. J. Mattausch, "350nm CMOS test-chip for architecture verification of real-time QVGA color-video segmentation at the 90nm technology node," Proc. of the Acia Sath Baciffor Design Automation Conf. (ASP
- 6 of the Asia South Pacific Design Automation Conf. 2004 (ASP-
- DAC2004), pp. 531-532, 2004. O. Kiriyama, T. Morimoto, H. Adachi, Y. Harada, T. Koide, and H. J. Mattausch, "Low-power design for real-time image segmentation LSI and compact digital CMOS implementation," Proc. of The 2004 IEEE Asia-Pacific Conf. on ASICs (AP-7. ASIC2004), 2004, to appear.

(3) 特許

- 特願 2002 152491:名称「画像分割処理方法,画像分割処理 装置,リアルタイム画像処理方法,リアルタイム画像処理装 置及び画像処理集積回路」, 2002 年 5 月 27 日出願. 1.
- "Image segmentation method, image segmentation apparatus, 2. image processing method, and image processing apparatus", USA Patent Application No.10/445,247, 2003.05.26. "Image segmentation method, image segmentation apparatus,
- 3. image processing method, and image processing apparatus", EPC Patent Application No.03011840.0, 2003.05.26. "Image segmentation method, image segmentation apparatus,
- 4 image processing method, and image processing apparatus", KOR Patent Application No.2003-33324, 2003.05.26.
- 5.
- 6.
- Patent Application No. 2003-33324, 2003.05.26. "Image segmentation method, image segmentation apparatus, image processing method, and image processing apparatus", TWN Patent Application No. 92114142, 2003.05.26. 特願 2003-322163:: 名称「画像分割処理装置、画像分割処理 方法及び画像分割処理集積化回路」, 2003 年 9 月 12 日出願. "Image segmentation apparatus, image segmentation method, and image segmentation integrated circuit", USA, EPC, KOR, TWN Patent Application No. TBD, 2004.05.31.
- (4) 受賞
- 茶本 高志,原田 洋明,小出 哲士,マタウシュ ハンスユル ゲン,"知能情報処理のためリアルタイム画像分割処理アーキ テクチャ,"第4回LSI IPデザイン・アワード開発奨励賞,LSI IPデザイン・アワード運営委員会,2002年5月. URL http:/ 1.
- /ne.nikkeibp.co.jp/award/
 森本 高志, "リアルタイムで画像分割処理を行うアーキ テクチャとディジタル回路による実現方法の提案とLSI チップに関する研究,"広島大学学生表彰,第1-0061号, 広島大学学長 牟田 泰三,2003年3月.
- (5) その他,研究会口頭発表等
- 2.
-) その他,研究会口頭発表等 森本 高志,原田 洋明,小出 哲士,マタウシュ ハンスユル ゲン,"セルネットワークに基づくカラー・ゲレースケール画 像分割アーキテクチャ,"電子情報通信学会 技術研究報告 回 路とシステム研究会(VLD2002-48),pp.39-54,2002. 原田 洋明,森本 高志,小出 哲士,マタウシュ ハンス ユルゲン,"全画素並列画像分割セルネットワークLSIの 設計,"電気・情報関連学会中国支部第53回連合大会, pp.591-592,2002. 森本 高志,原田 洋明,小出 哲士,マタウシュ ハンス ユルゲン,"リアルタイム画像処理のためのセルネット ワークに基づくディジタル画像分割LSI,"第5回IEEE 広 島支部学生シンポジウム,pp.221-224,2003. 桐山 治,森本高志,皮工 英和,原田 洋明,小出 哲 士,マタウシュ ハンスユルゲン,"セルネットワーク 、マタウシュ ハンスユルゲン,"セルネットワーク 、ース画像分割LSIの低消費電力化設計,"電子情報通信 学会2004年総合大会,No. C-12-10, p.112,2004.