HiSIM における 100nm CMOS テクノロジにむけた 1/f ノイズのモデリング

研究代表者 上野 弘明 (先端研量子物質科学専攻 助手) 分担者 三浦 道子 (先端研半導体集積科学専攻 教授)

概要

100nm テクノロジまで通用する新しい回路シミュレー ション用 MOSFET 1/f ノイズモデルを開発した. モデル の主な特徴はチャネル内に沿ったキャリア濃度分布を考慮 している点である. モデルはドリフト-拡散近似に基づい た回路シミュレーションモデル HiSIM に組み込まれてい る. ゲート長に依存しない 1 つのモデルパラメタ (トラッ プ密度) だけで, すべての 1/f ノイズ特性の測定値を十分 再現する.

1 背景・目的

MOSFET の RF 応用において, 1/f ノイズ特性の正確な 予測は近年重要性が増してきている. その理由として, 例 えば低周波における 1/f ノイズがアップコンバージョン により高周波の位相ノイズに影響を与えることが挙げら れる.

従来, MOSFET の 1/f ノイズの理論的な原因として挙 げられているのが,酸化膜界面におけるキャリアのトラッ プ/デトラップによるチャネル内のキャリア数のゆらぎ [2] と,キャリア移動度のゆらぎ [3] である.しかし,従来の回 路シミュレーション用の 1/f ノイズモデルの欠点として, ノイズの強いゲート長 (L_g) 依存性や複雑なバイアス依存 性を 1 つのモデル式で再現することができないことが挙 げられる. 1/f ノイズの実測値はゲート長の減少により大 きく増加することがわかっている.それは従来の 1/LW に 対する線形性によるノイズの予測値よりも強いゲート長 依存性を示すということである [4].そこで,本研究の目的 はあらゆるゲート長において 1 つのモデルパラメタセッ トで特性を再現できる回路シミュレーション用 1/f ノイ ズモデルを開発することである.



Fig. 1: Drain current noise of n-MOSFET with different gate length (0.08, 0.5 and $1.0\mu m$) under linear condition.

2 1/f ノイズ実測値の特性解析

1/f ノイズスペクトルは酸化膜においてトラップの密度 とエネルギー分布が一様であると仮定することで得られ

る [2]. しかし, デバイスサイズが縮小していくと, Fig. 1 に 示すように低周波ノイズの実測値は 1/f 依存性から大き く外れていく. このことは酸化膜中のトラップ密度とエネ ルギー分布が, 特に微細なデバイスにおいて不均一になる ということを示している [5, 6, 7, 8]. つまり, 空間的なト ラップの密度分布がノイズ特性を決定している.



Fig. 2: Comparison of drain current noise spectrum density between forward measurement and backward measurement under (a) linear and (b) saturation condition for $L_g = 1.0\mu m$. The insets show schematics of the inversion charge distribution in the forward and backward measurement.

Fig. 2a および 2b はそれぞれ線形および飽和領域におけ る $L_g = 1.0 \mu m$ のデバイスのノイズスペクトル実測値を示 す. ソースおよびドレイン電極を入れ替えて測定した場合 (forward と backward) の実測値を比較して図に示す. それ ぞれの場合におけるチャネル内のキャリア濃度分布を模式 的に挿入図に示す. 線形領域においては、ソースおよびド レイン電極を入れ替えて測定した場合の違いがほとんど ないことがわかる. 一方, 飽和領域においては両者にはっ きりとした違いが見られる. しかし, 入れ替えた両者にお いて電流値に違いは見られない. このことから, Fig. 2a お よび 2b において実測値の違いはチャネル方向に沿ったト ラップの密度とエネルギーの位置依存性に起因している と考えられる. しかしそれはドレイン電流に関しては違い を出さない.

Lorentzian ノイズは以下のように記述される.

$$S_{I_{\rm ds}} = \frac{A\tau}{1 + (2\pi f\tau)^2} \tag{1}$$

ここで、A は Lorentzian ノイズの大きさでトラップ密度か ら決定される.また、τ はキャリアの発生–再結合過程の時 定数で酸化膜における深さ方向のトラップ分布により決 定される [2,9].式(1)の計算結果を Fig.3 に実測値と共に 示す[10].線形領域においてはキャリア濃度分布はチャネ ル内においてほとんど一様である.そこで、Lorentzian ノ イズを引き起こすチャネルに沿った全てのトラップサイト が両者 (forward および backward 測定)においてノイズ特 性に寄与していると言える.その結果、ノイズスペクトル の実測値にほとんど差は見られない、一方、飽和領域にお いてはピンチオフ状態が起こり、キャリア濃度分布がチャ ネルに沿って不均一になる.



Fig. 3: Measured drain current noise power spectra $S_{I_{ds}}$ versus frequency for various $V_{gs} - V_{th}$ values. Three dashed lines represent ideal 1/f spectra and the dotted line is the result fitted with Eq. (1).

Fig. 4a および 4b に $L_g = 0.12 \mu m$ の場合の Fig. 2a および 2b と同様の図を示す. 飽和領域におけるノイズの forward と backward の差が大きくなっていることがわかる. その 理由としてゲート長の減少と共にそれぞれの不均一なト ラップサイトのノイズ特性への寄与が大きくなることが 挙げられる. しかし, ドレイン電流の差は $L_g = 1.0 \mu m$ の場 合と同様にほとんど見られない.

これまでの結果は非 1/f スペクトルノイズが不均一な トラップ密度分布に由来していることを示している.つ まり,ウェハー上の多数のチップに対してノイズスペクト ルの平均を取れば、1/f 特性を得られると考えられる [11]. Fig. 5 にウェハー上の異なるおよそ 30 チップにおいて測 定した $L_g = 0.46 \mu m$ のデバイスのノイズスペクトル値を 平均した結果を示す.平均したノイズスペクトルは図にお いて太線で示したように 1/f スペクトルとなる.このこと から Lorentzian ノイズスペクトルを引き起こすトラップ サイトはウェハー上においてランダムに分布していること がわかる. Fig. 6 に f = 100Hz におけるウェハー上のノイ ズスペクトルのヒストグラムを示す. ヒストグラムはおよ



Fig. 4: Comparison of drain current noise spectrum density between forward measurement and backward measurement under (a) linear and (b) saturation condition for $L_g = 0.12 \mu m$.

そ Gauss 分布を描いている. つまり, 回路シミュレーショ ンモデルとしては, この平均化された 1/f ノイズ特性をベ ストおよびワーストケースと共に記述できれば良いとい うことになる.



Fig. 5: Measured drain current noise spectra of about 30 devices with the same size under the same bias condition on a wafer. The fat curve represents an averaged noise spectrum.



Fig. 6: Histogram of measured drain current noise spectra at 100Hz. The curve shows the normal distribution function. $\overline{S}_{I_{ds}}$ is about 1.0×10⁻¹⁷ A²/Hz.

3 ノイズモデル記述

一般的な MOSFET の 1/f ノイズスペクトル密度 (S I_{ds})
の記述式は反転層電荷密度 (N(x)) のチャネル方向 (x) 積分
項を含んでいる [2, 12].

$$S_{I_{ds}}(f) = \frac{I_{ds}^2 N_{trap} kT}{L^2 W q f} \int_0^L \left(\frac{1}{N(x) + N^*} \pm \alpha \mu\right)^2 dx \qquad (2)$$

$$N^{*} = \frac{kT}{q^{2}}(C_{\rm ox} + C_{\rm dep} + C_{\rm it})$$
(3)

ここでkはBoltzmann 定数, Tは格子温度, Lはチャネル長, Wはチャネル幅, q は素電荷量, μ はキャリア移動度, C_{ox} は ゲート酸化膜容量, C_{dep} は反転層容量である. モデルパラ メタ N_{trap} (= N_t/γ), α および C_{it} はそれぞれトラップ密度 (N_t)の酸化膜への減衰定数 γ に対する比,移動度揺らぎへ の寄与指数,それから界面トラップキャリアによるキャパ シタンスである. つまり正確な 1/f ノイズモデルを開発す るためには、ドレイン電流 (Ids) 自身だけでなく、チャネル に沿ったキャリア濃度 N(x) の位置依存性が必要である.本 研究における 1/f ノイズモデルはドリフト-拡散近似 [14] に基づいた回路シミュレーションモデル HiSIM [13] に組 み込まれる. HiSIM はソース端およびドレイン端における 表面ポテンシャルから決定されるそれぞれのキャリア濃度 (N₀ および N_L)を計算することができる. 飽和領域におけ るピンチオフ点以降の領域では、キャリア濃度が無視でき るほど小さいので,式(2)における積分は ϕ_{s0} から ϕ_{sL} まで のみ行われる. それ故 1/f ノイズスペクトルのモデルの記 述は

$$S_{I_{ds}}(f) = \frac{I_{ds}^2 N_{trap} kT}{L^2 W q f} \int_{\phi_{s0}}^{\phi_{sL}} \left(\frac{1}{N(\phi) + N^*} \pm \alpha v\right)^2 d\phi \quad (4)$$

で表される. 式 (4) において, 式 (2) 右辺の括弧の中の第二 項の移動度 μ が速度 v に置き換えられている. 理由はチャ ネルに沿った電界の増加が移動度分布と共に考慮される べきであるとかんがえられるからである. 積分を解析的に 行うため, ある仮定を導入する. それは N(x) が N_0 to N_L ま で線形に減少するということである. このことは Fig. 7 に 示すように 2 次元デバイスシミュレータ MEDICI[15] を 用いた計算結果から証明される. シミュレーションにおい ては測定した電流-電圧特性からインバースモデリングに よって抽出された不純物濃度プロファイルを用いてある. N(x)の線形近似はどのバイアス条件でも問題なく当ては められる.



Fig. 7: The inversion-charge density at the source N_0 and drain side or pinch-off point in saturation condition N_L calculated by HiSIM. The position dependence of N(x) calculated by two-dimensional device simulator is also depicted.

ピンチオフ点からドレイン端までの領域を無視する理 由について解説する. ピンチオフ領域においてはキャリ アはゲート電圧によるコントロールを失い,キャリア数は 劇的に減少する. そして界面に対するキャリアの衝突が 減少し,そのことによってトラップ/デトラップ過程の回数 が減少する. Fig. 8 に Monte Carlo デバイスシミュレータ FALCON[16] によって計算された単位時間当たりの酸化 膜界面に衝突する電子数をチャネルの位置の関数として プロットしたものを示す [10]. FALCON はフルバンド構 造を持ち, MOSFET において重要な全ての散乱機構を考慮 している. このことからピンチオフ領域におけるノイズス ペクトルはほとんど無視できる. つまり,式(2) における*L* は $L - \Delta L$ (ここで ΔL はピンチオフ領域の長さ [17]) に置 き換えられる.

あらゆるバイアス条件において有効な最終的な 1/f ノ イズの解析式は以下のように表される.

$$S_{I_{ds}}(f) = \frac{I_{ds}^2 N_{trap} kT}{(L - \Delta L) Wqf} \left\{ \frac{1}{(N_0 + N^*)(N_L + N^*)} + \frac{2\alpha v}{N_L - N_0} \log\left(\frac{N_L + N^*}{N_0 + N^*}\right) + (\alpha v)^2 \right\}$$
(5)

ここで N_{trap} はモデルパラメタであり, $N_0 \ge N_L$ は HiSIM によって計算される.

4 計算結果

Fig. 9 に L_g = 1.0, 0.46, 0.12 μ m の n-MOSFET における異なる V_{ds} でのノイズスペクトル測定値の V_{gs} 依存性 (f = 100Hz) をシンボルで示す. 全ての測定点はウェハー



Fig. 8: Monte Carlo simulation result for number of electrons colliding with the oxide interface per unit time as a function of position along the channel for $L_g = 0.12 \mu m$. The vertical arrows indicate pinch-off points.

上の 30 個のサンプルの平均値である. 同じ図に本研究で 導出したモデルによる計算結果を実線で示す. 全てのチャ ネル長におけるノイズ特性を1つのモデルパラメタセット で非常によく再現していることがわかる. Fig. 10 は同様の n-MOSFET の $S_{I_{ds}}$ の測定値の V_{ds} 依存性を異なる V_{gs} に 関して示す. 3 つのモデルパラメタ (N_{trap} , α , C_{it}) のうち, 2 つ (α および C_{it}) は無視できるほど小さい値である. つま り L_g に依存しない N_{trap} のみが測定した 1/f ノイズ特性 に影響している.

Fig. 9 における点線は、下の式のように積分の代わりに チャネル内で平均した *N*(*x*) である *N*_{ave} を用いて計算した 結果を示す.

$$S_{I_{ds}}(f) = \frac{I_{ds}^2 N_{trap} kT}{(L - \Delta L) Wqf} \left\{ \frac{1}{N_{ave} + N^*} + (\alpha v) \right\}^2$$
(6)

Nave による計算結果は全てのゲート長で1つのモデルパ ラメタセットで $S_{I_{ds}}$ 特性のバイアス依存性を再現できて いない. 特に, V_{ds} が高いところのノイズが増大する部分は 再現していない. つまり, キャリア濃度のチャネル内位置 依存性が1/f ノイズ特性において重要な役割を果たして いることがわかる. 1/f ノイズ特性の正確な予測のために は、I-V特性の測定結果を性格にシミュレートすることが 必要である. なぜなら N_0 および N_L は 1/f ノイズの複雑 なバイアス依存性の重要な要因となっているからである. このことを証明するため、Fig. 11 においてドレイン電流ノ イズの V_{ds} 依存性 (実線) およびドレイン電流の自乗の V_{ds} 依存性 (点線)を示した. 1/f ノイズは概ねは I²_{ds} の特性に 支配されている.しかし,2者にははっきりとした違いが見 られる. 特に線形領域における *S*_{*I*ds}-*V*ds 特性が *I*ds-*V*ds 特 性と異なっている.線形領域では NL の項は式 (5) の中で 無視できない. つまり, 1/f ノイズのバイアス依存性は I-V 特性だけではなく, N₀ および N_L のバイアス依存性にも起 因している.

Fig. 12 に測定した $S_{I_{ds}} \in I_{ds}^2$ で規格化した値 (f = 100Hz) のデバイス面積 LW 依存性を示す. ここで W_g は 10 μ m に



Fig. 9: Comparison of the $V_{\rm gs}$ dependence of the measured and simulated drain current noise by our model for (a) $L_{\rm g} = 1.0\mu$ m, (b) 0.46 μ m and (c) 0.12 μ m at frequency 100Hz. Model parameter values are the same for all $L_{\rm g}$ values. Dotted curves represent calculated results with $N_{\rm ave}$ instead of N_0 and N_L .

固定してある. 以前から確かめられている 1/LW の線形依存性は 100nm-MOSFET においてもまだ保たれている. しかし, $L_g = 0.14 \mu m$ よりも小さいデバイスでは線形特性から外れている. この現象は小さい L_g においてより顕著となる高電界効果に起因している. Fig. 9 において示すように,本研究のモデルではそのような場合でも再現している.

5 まとめ

非 1/f ノイズ特性がチャネル内の不均一なトラップ密度 分布によって引き起こされていることを示した.ウェハー



Fig. 10: Comparison of the $V_{\rm ds}$ dependence of the measured and simulated drain current noise by our model for (a) $L_{\rm g} = 1.0\mu$ m, (b) 0.46 μ m and (c) 0.12 μ m at frequency 100Hz.

上で平均したノイズスペクトルは 1/f 特性となり, モデリ ングに適していることがわかった. ドリフト-拡散近似に 基づいた回路シミュレーションに対する新しい 1/f ノイ ズのモデルを開発し, バイアスおよび Lg 依存性を 3 つの モデルパラメタで平均化したノイズスペクトルを再現す ることができた. 実際にはただ 1 つのモデルパラメタのみ が 1/f ノイズ特性の実測値の記述に必要であることがわ かった.

参考文献

[1] A. Hajimiri and T. H. Lee, "A general theory of phase noise in electrical oscillators," *IEEE J. Solid-State Circ.*,



Fig. 11: Comparison of the V_{ds} dependence of the measured and simulated drain current noise (solid curves) and square of drain current (dotted curves).



Fig. 12: Measured drain current noise power spectrum density $S_{I_{ds}}$ normalized by I_{ds}^2 vs. gate area *LW*. The solid line is the 1/LW linear relationship.

33, 179, 1998.

- [2] S. Christensson, I. Lundstrom, and C. Svensson, "Low frequency noise in MOS transistors — I: theory," *Solid-State Electron.*, **11**, 797, 1968.
- [3] F. N. Hooge, "1/f noise sources," *IEEE Trans. Electron Devices*, **41**, 1926, 1994.
- [4] M. Tsai and T. Ma, "The impact of device scaling on the current fluctuations in MOSFETs," *IEEE Trans. Electron Devices*, **41**, 2061, 1994.
- [5] M. J. Deen, M. E. Levinshtein, S. L. Rumyantsev, and J. Orchard-Webb, "Generation-recombination noise in MOSFETs," *Semicond. Sci. Technol.*, 14, 298, 1999.
- [6] A. A. Balandin, Noise and Fluctuations Control in Electronic Devices, (American Scientific Publishers, California, 2002), p. 201.
- [7] A. Longoni, E. Gatti, and R. Sacco, "Trapping noise in semiconductor-device — A method for determining the noise spectrum as a function of the trap position," *J. Appl. Phys.*, **78**, 6283, 1995.

- [8] R. Brederlow, W. Weber, D. Schmitt-Landsiedel, and R. Thewes, "Fluctuations of the low frequency noise of MOS transistors and their modeling in analog and RFcircuits," *Tech. Dig. of IEDM*, p. 159, 1999.
- [9] C. Delseny, F. Pascal, S. Jarrix, G. Lecoy, J. Dangla, and C. Dubon-Chevallier, "Excess noise in AlGaAs/GaAs heterojunction bipolar-transistors and associated TLM test structures," *IEEE Trans. Electron Devices*, **41**, 2000, 1994.
- [10] H. Ueno, T. Kitamura, S. Matsumoto, T. Okagaki, M. Miura-Mattausch, H. Abe, and T. Hamasaki, "Evidence for an additional noise source modifying conventional 1/f frequency dependence in sub- μ m metaloxide-semiconductor field-effect transistor," *Appl. Phys. Lett.*, **78**, 380, 2001.
- [11] S. Matsumoto, H. Ueno, S. Hosokawa, M. Miura-Mattausch, H. J. Mattausch, S. Kumashiro, T. Yamaguchi, K. Yamashita, and N. Nakayama, submitted for publication.
- [12] K. K. Hung, P. K. Ko, C. Hu and Y. C. Cheng, "A physics-based MOSFET noise model for circuit simulators," *IEEE Trans. Electron Devices*, **37**, 1323, 1990.
- [13] M. Miura-Mattausch, H. Ueno, H. J. Mattausch, K. Morikawa, S. Itoh, A. Kobayashi, and H. Masuda, "100nm-MOSFET Model for Circuit Simulation: Challenges and Solutions," *IEICE Trans. Electron.*, **E86-C**, 1009, 2003. *HiSIM1.2.0 User's Manual*, April 2003, http://www.starc.or.jp/kaihatu/pdgr/hisim/index.html
- [14] M. Miura-Mattausch, U. Feldmann, A. Rahm, M. Bollu, and D. Savignac, "Unified complete MOSFET model for analysis of digital and analog circuits," *IEEE Trans. CAD/ICAS*, 15, 1, 1996.; M. Miura-Mattausch, H. Ueno, M. Tanaka, H. J. Mattausch, S. Kumashiro, T. Yamaguchi, K. Yamashita, and N. Nakayama, "HiSIM: A MOSFET Model for Circuit Simulation Connecting Circuit Performance with Technology,"*Tech. Dig. of IEDM*, p. 109, 2002.
- [15] MEDICI User's Manual, (Synopsys Co., 2002).
- [16] C. Jungemann, S. Yamaguchi, and H. Goto, "On the accuracy and efficiency of substrate current calculation for sub-μm n-MOSFETs," *IEEE Electron Device Lett.*, 17, 464, 1996.
- [17] D. Navarro, T. Mizoguchi, M. Suetake, S. Ooshiro, K. Hisamitsu, H. Ueno, M. Miura-Mattausch, H. J. Mattausch, S. Kumashiro, T. Yamaguchi, K. Yamashita, and N. Nakayama, "Modeling of the pinch-off condition in 100nm-MOSFETs for circuit simulation based on the surface-potential description," submitted for publication.

6 これまでの研究論文,特許等 原著論文

- M. Tanaka, <u>H. Ueno</u>, O. Matsushima, and M. Miura-Mattausch, "High-Electric-Field Electron Transport at Silicon/Silicon-Dioxide Interface Inversion Layer," Jpn. J. of Appl. Phys.," 42, pp. L280–L282, (2003).
- N. Nakayama, <u>H. Ueno</u>, T. Inoue, T. Isa, M. Tanaka, and M. Miura-Mattausch, "A Self-Consistent Non-Quasi-Static MOSFET Model for Circuit Simulation Based on Transient Carrier Response," Jpn. J. of Appl. Phys., 42, pp. 2132–2136, (2003).
- M. Miura-Mattausch, <u>H. Ueno</u>, H. J. Mattausch, K. Morikawa, S. Itoh, A. Kobayashi, and H. Masuda, "100nm-MOSFET Model for Circuit Simulation: Challenges and Solutions (Invited)," IEICE Transactions on Electronics, **E86-C**, pp. 1009–1021, (2003).
- N. Nakayama, D. Navarro, M. Tanaka, <u>H. Ueno</u>, M. Miura-Mattausch, H. J. Mattausch, T. Ohguro, S. Kumashiro, M. Taguchi, T. Kage, and S. Miyamoto, "A Non-Quasi-Static Model for MOSFET Based on Carrier-Transit Delay," IEE Electronics Letters, *in print*.
- S. Hosokawa, D. Navarro, <u>H. Ueno</u>, M. Miura-Mattausch, H. J. Mattausch, T. Ohguro, S. Kumashiro, M. Taguchi, T. Kage, and S. Miyamoto, "Universal Thermal-Drain-Noise Prediction from Threshold Voltage," IEEE Electron Device Letters, *in print*.

国際学会プロシーディングス等

- T. Mizoguchi, H. J. Mattausch, <u>H. Ueno</u>, D. Kitamaru, K. Hisamitsu, M. Miura-Mattausch, S. Itoh, and K. Morikawa, "Extraction of Inter- and Intra-Chip Device-Parameter Variations with a Differential-Amplifier-Stage Test Circuit," Workshop on Synthesis and System Integration of Mixed Information Technologies, (2003).
- O. Matsushima, M. Tanaka, <u>H. Ueno</u>, K. Hara, K. Konno, and M. Miura-Mattausch, "Carrier Transport in Highly Generated Carrier Concentration," 13th International Conference on Nonequilibrium Carrier Dynamics in Semiconductors, (2003).
- S. Hosokawa, Y. Shiraga, <u>H. Ueno</u>, M. Miura-Mattausch, H. J. Mattausch, T. Ohguro, S. Kumashiro, M. Taguchi, H. Masuda, and S. Miyamoto, "Investigation of Enhanced Thermal Noise for 100nm-MOSFETs," International Conference on Solid State Devices and Materials, (2003).