低抵抗電極/高誘電率絶縁膜積層構造とデバイス応用

村上 秀樹 (先端研半導体集積科学専攻 助手),

森脇 嘉一 (先端研半導体集積科学専攻 M2), 藤竹 正仁 (先端研半導体集積科学専攻 M1), 東 大介 (工学部 B4), 東 清一郎 (先端研半導体集積科学専攻 助教授),

宮崎 誠一 (先端研半導体集積科学専攻 教授)

研究目的

MOSFET の極微細化において、(1)ゲートリーク電流の低減と(2)ゲート容量の増加が最重要課題となっている。(1)については、ゲート絶縁膜の物理的膜厚の増大が不可欠であり、(2)との必然性から高誘電率ゲート絶縁膜の実用化が強く求められている。また、poly-Si ゲートの場合は、(2)に関して、ゲート空乏化[1]の顕在化や poly-Si ゲート中へ不純物再分布による高抵抗化[2]が問題となっている。これらの問題は、メタルゲートを採用することで解消することができるが、現有のプロセスに対する整合性、仕事関数制御の観点からは、早期実用化は容易ではない。

そこで、Poly-Siゲート電極の問題点を軽減できるゲ ート電極材料として、Polv-SiGe ゲート電極が注目さ れている。実際に、ゲート電極中不純物の熱的安 定性向上やボロンの固溶限増大により、特に pMOS においてはゲート空乏化が低減し[3-5]、Ge 濃度を 変えることで仕事関数の制御ができるため[6-7]短 チャネル効果抑止に有効であることが報告されてい る。Poly-SiGe ゲート電極の導入に際し、Poly-SiGe ゲート電極中のGeが熱処理時にゲート絶縁膜中に 拡散し、信頼性劣化の要因となることが懸念される ことから、Poly-SiGe 堆積直前に Si バッファ層の堆 積が行われている。しかし、この Ge プロファイルの 制御についての詳しい報告例はほとんどない。そこ で本研究では、poly-Si/poly-SiGe/poly-Si スタック 構造(図 1)において Ge 拡散・再分布の定量評価を 行った。更に、MIS キャパシタを形成し、Ge 再分布 が容量-電圧特性および電流-電圧特性に及ぼす 影響を評価することで、Poly-SiGe ゲート電極中の Geの高精度なプロファイル制御への指針を得ること を目的とした。

これまでの研究成果の概要

poly-Si/poly-SiGe/poly-Si スタック構造において、 ラマン散乱分光、SIMS、TEM-EDXを用いて、Ge 拡 散・再分布の定量評価を行った。更に、MIS キャパ シタを形成し、Ge 再分布が容量-電圧特性および 電流-電圧特性に及ぼす影響の評価を行った。

研究方法

n 型及び p 型 Si(100)基板(比抵抗 8~12Ωcm)を RCA 洗浄後、1000℃の熱酸化により厚さ 4nm の



Fig1. Cap Poly-Si/Poly-SiGe/Buffer Poly-Si stacked structure.



Fig. 2 The (111) peak intensity measured by XRD and the intensity ratio of (220) and (311) peaks to the (111) peak for as-deposited poly-Si_{1-x}Ge_x(100nm, x=0.1, 0.15 and 0.3)/SiO₂(2nm)/Si(100) formed by LPCVD at 600°C and annealed samples of x=0.3 after As⁺ or BF₂⁺ implantation. The annealing time was 30min.



Fig. 3 Raman scattering spectra of as-deposited and N_2 annealed samples of poly-Si/SiGe/Si/SiO₂ stacked structures. The Ge concentration in the poly-SiGe layer before ion implantation was 30 at.%.



Fig. 4 : SIMS profiles for the as-deposited and N₂annealed samples after As^+ -implantation shown in Fig. 2, which were measured by using Cs^- ions.



Fig. 5 SIMS profiles for the N_2 -annealed sample after BF_2^+ -implantation shown in Fig. 2, which were measured by using O^{2-} ions.

SiO2 膜を形成した。バッファー層として膜厚 30nm の Poly-Si を SiH4 ガスの LPCVD (570℃,0.36Torr) で成長した。引き続いて、SiH4+GeH4 混合ガスの LPCVD(570°C,0.42Torr)により、Poly-Si1-xGex(x~ 0.3)を厚さ100nm 堆積し、最後にキャップ層として再 び SiH4 の LPCVD(570 °C ,0.36Torr) により Poly-Si(厚さ 100nm)を堆積した(図1)。その後、 30keVに加速したAs+イオン及び15keVに加速した BF2+イオンをドーズ量 5x1015ions/cm2 で注入し、 N2 雰囲気中 850℃及び 1000℃アニール(30 分間) で不純物活性化を行った。X線回折(XRD)により膜 の結晶性を調べ、ラマン散乱分光、二次イオン質量 分析(SIMS)および透過型電子顕微鏡を用いた EDX 分析(TEM-EDX)により Ge の拡散状態を評 価した。また、LOCOS パターン上に形成したキャパ シタ構造において、容量-電圧(C-V)及び電流-電 圧(I-V)特性を評価した。



Fig. 6: Cross-sectional TEM image of the stack structures on 4nm-thick $SiO_2/Si(100)$ annealed at 800°C for 10min after BF_2^+ implantation and EDX spectra taken at different positions. The Ge concentration in as-deposited SiGe layer was ~30%.



Fig. 7: The Raman intensity ratio of the peak due to acceptors to that due to the Si TO phonon mode for poly-Si and poly SiGe samples annealed at different temperatures for 10 and 30min. after BF_2^+ implantation. The ratio corresponds roughly to the boron activation ratio. The bottom oxide thickness was 4.0nm and the Ge concentration in as-deposited SiGe layer was ~30%.

結果及び考察

X線回折(XRD)の結果を図2に示す。ドーパントの 有無および種類に関係なく、(111)優先配向し、熱 処理によって、結晶性が顕著に向上する。850℃熱 処理後の試料では、Bドープの試料が、ドープ無し および As ドープの試料に比べて結晶性が低く、F 原子の導入が結晶化を阻害していると考えられる。 ラマン散乱分光の結果を図3に示す。堆積直後の 試料では、キャップ層のSi-Si TOフォノンモードに よる散乱ピーク(520cm⁻¹)とその低波数側にSiGe 層 中のSi-Si TOフォノンモードによる散乱ピークが観 測される。850℃熱処理によって、キャップ層からの



Fig. 10 C-V characteristics of MOS capacitor with p^+ poly-Si gate and p^+ poly-SiGe gate.

Si-Si TO フォノンモードは、低波数側にシフトすることから、Geの拡散が示唆される。また、Bドープの試



Fig. 9: C-V characteristics of MOS capacitor with n^+ poly-Si gate and n^+ poly-SiGe gate.

料では、As ドープ試料に比べて、ラマン散乱強度 が著しく弱く、結晶性が低い。この結果は、XRD の 結果(図 2)と整合する。1000℃熱処理した試料で は、低波側の成分が支配的となり、Ge がキャップ層 へ均一に拡散したことが示唆される。この結果を確 認する為に、SIMS 測定を行った(図 4, 5)。As ドー プした試料において、850℃熱処理によりキャップ層 中のGe 濃度が顕著に増大し、1000℃熱処理では、 Ge は、キャップ層全体に渡って均一分布しているこ とが分かる(図 4)。Bドープ試料についても、1000℃ 熱処理後 Ge が均一分布していることが確認できる (図 5)。図 6 に熱処理を 800℃10 分行った Poly-SiGe スタック構造の断面 TEM 像とエネルギー 分散型分光法による各測定点における GeK α スペ クトルを示す。測定結果より酸化膜中には Ge が検



Fig. 8: The resistivity of the samples shown in Fig. 6 measured using a four-point probe.

出されなかったが Cap Poly-Si 層の表面付近まで Ge が拡散されていることが確認された。

ラマン散乱スペクトルにおいて、アクセプタと価電子 帯間の電子遷移に起因するシグナルが 610cm⁻¹ に 観測されることが知られている[8]。610cm⁻¹ 付近に 見られる Si-B ピークから Poly-SiGe 中のボロンの活 性化率を求めた結果、900℃において poly-Si に比 べ著しく増加した。図7に Si-B ラマン強度の温度依 存性、図 8 に抵抗率-アニール温度特性を示す。 900℃において Poly-SiGe の抵抗率および B 活性 化率は poly-Si に比べ著しく改善している。 As⁺および BF₂⁺ イオン注入後、850℃熱処理して、

p-Si(100)およびn-Si(100) 基板に作成した MOS ダイ オードの C-V 特性を図 5 に示す。n⁺ ゲートの場合 は、poly-Si および poly-SiGe ゲートでフラットバンド 電圧 Vfb に差異は認めらない(図 9)。一方、p+ゲート の場合は、poly-SiGe ゲートの Vfb は、poly-Si ゲート に比べて 0.2V 低下している(図 10)。これは、p+ poly-SiGeのフェルミレベルが p+ poly-Si に比べて、 伝導帯側へ 0.2eV シフトしていることで解釈できる [9]。このシフト量は、Ge 濃度から予測される価電子 帯上端の上昇値とも矛盾しない。I-V 特性を調べた 結果を図11に示す。Vfbシフトを反映して、正ゲート バイアス側での p+ polv-SiGe ゲート /SiO₂(4nm)/n-Si(100)の F-N トンネル電流は、p+ poly-Si ゲートの場合よりも低ゲート電圧から立ち上 がる。 負ゲートバイアス側の I-V 特性に Vfb シフト が反映されないのは、電流が基板における正孔の 生成レートで制限されているためと考えられる。また、 n+ゲートの場合は、poly-Si ゲートと poly-SiGe に顕 著な差異はなく、理論トンネル電流値とほぼ一致す ることが分かる。



Fig. 11: I-V characteristics of MOS capacitors shown in Fig. 9 and 10.

まとめ

(1)1000℃、30分の熱処理によって、厚さ100nmの
Siキャップ層へGeが均一分布する。

(2)熱処理後の結晶性は、As⁺ドープの場合の方が BF2+ドープの場合よりも良い。

(3) poly-Si/poly-SiGe/poly-Si スタック構造における Ge の熱拡散を制御してゲート電極を形成することで、I-V 特性を劣化させることなく、p+ゲートの Vfb を 0.2V 低下させることが出来た。

今後の予定

これまでは、SiO₂上に SiGe を堆積させて Ge および 不純物拡散の評価を行ってきたが、今後は AlON および HfO₂等の高誘電率膜上に SiGe を堆積させ、 拡散評価、電気的特性評価を行う。

参考文献

[1] H. Murakami et al., Jpn. J. Appl. Phys. Vol. 41 No.5A (2002)pp. L512-L514.

[2] W-C. Leeet al., IEEE Electron Dev. Lett. 20(5)(1999)pp. 9-11.

[3] K. Uejimaet al., IEDM Tech, Dig., (2000) p. 445.

[4] C. H. Chen et al., Solid-State Electronics 46 (2002) pp. 597-599.

[5] Y. H. Kim et al., Jpn. J. Appl. Phys. Vol. 33 (1994) pp. 2468-2473.

[6] Y. V. Ponomarev et al., IEDM Tech, Dig,. (1997) pp. 829-832.

[7] W-C. Lee, et al., Symp. VLSI Tech. (1998) pp. 186–187.

[8] M. V. Klein, Topics in Applied Physics: Light Scattering in Solid I, M. Cardona, ed., Springer-Verlag Berlin Heidelberg NewYork (1983)pp. 161–163.

[9] Y. V. Ponomarev et al., IEEE Trans. on Elec. Dev., Vol. 47(2000)pp. 848-855.

- 3. これまでの研究発表、特許等
- 原著論文

H. Murakami, T. Mihara, S. Miyazaki and M. Hirose, *Jpn. J. Appl. Phys.* Vol. 41 No. 5A (2002)pp. L512-L514

- ② 国際会議プロシーディング等
- 1. H. Murakami, Y. Moriwaki, M. Fujitake, D. Azuma, S. Higashi and S. Miyazaki, 2004 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices, to be published.