

No. 10
Feb. 2008

CENTER NEWS

広島大学 ナノデバイス・システム研究センター

新センター長挨拶

ナノデバイス・システム研究センター長 吉川 公麿

ナノデバイスシステム研究センターは設立後10年を経過し、前身の集積化システム研究センター創設以来、20年間一貫してシリコン集積回路、デバイス、プロセス、材料の研究を継続してきました。



その間、文部科学省21世紀COEプログラム「テラビット情報ナノエレクトロニクス」に選ばれ、5年間研究を集中的に遂行しました。続いて、先端融合領域イノベーション創出拠点「半導体・バイオ融合集積化技術の構築」プロジェクトも採択され、研究において大きな成果と実績を挙げてきました。一方、教育面では、21世紀COEプログラムの実績として、大学院先端物質科学研究科の半導体集積科学専攻創設に関わり、協力講座として人材育成に貢献してきました。

しかしながら、この10年間に我が国のエレクトロニクス産業、とりわけ半導体産業をとりまく環境は国際的な産業構造の変革の中で大きく変化しました。これに伴って、産業界から大学の研究教育に対する要求内容も、これまで以上にその質の高さが大学側に問われております。


従って、次の10年間に向けて、国際的な半導体産業構造の将来も見据えた新たな研究教育拠点の構築が必要となります。国際的な教育研究拠点構築の第一歩として、中国の天津大学電子情報学部およびASICデザインセンターと広島大学先端物質科学研究科およびナノデバイス・システム研究センターの間で教育研究交流協定を締結しました。今後、国際的な協力関係をさらに広げていく予定です。

研究面では、我が国最高レベルの設備を持つスーパークリーンルームを保有し、教員、学生、研究員


が協力して最先端技術研究を遂行しているナノデバイス・システム研究センターを基盤として、先端物質科学研究科分子生命機能科学専攻等の異分野の研究者やエルピーダメモリ(株)等の産業界の技術者と協力して、新たな融合研究領域を創成し、新しい研究教育拠点の形成をめざして、さらに努力していきたいと思っております。

先端研究施設共用イノベーション創出事業
シリコンナノ加工と高品質真空利用技術に関する支援
- 文部科学省ナノテクノロジー・ネットワークプロジェクト -

文部科学省のナノテクノロジー・ネットワークプロジェクト(2007-2011)の一環として、広島大学と山口大学が連携して、「シリコンナノ加工と高品質真空利用技術に関する支援」を実施しています。広島大学では、シリコンを主体とする超微細加工の支援を行っています。支援の特徴は、(1) 広島大学の保有する30nm以下のシリコンベース微細加工技術、超微細デバイス技術、(2) 山口大学の保有する 10^{-10} Torr以下の高品質、多用途真空利用技術、(3) 広島大学では、微細トランジスタを設計から試作・評価まで可能、などです。これまでの支援成果の中には、ものづくり大賞奨励賞に繋がったもの、学会賞を受賞したものなどがあります(写真は過去の支援成果例)。問い合わせ先: 電話:082-424-6265, E-Mail:nanotech@hiroshima-u.ac.jp, URL:http://home.hiroshima-u.ac.jp/nanotech/ 山口大は、syamamoto@crc.yamaguchi-u.ac.jp




高輝度ダイヤモンドナノエミッタ(住友電工への支援成果)。




異種材料間の薄膜接合技術を初めて実用化(沖電気イメージングへの支援成果)。

光配線 LSI のための リング共振器型 Si 光スイッチ




LSI 内の長距離配線を光配線にすることで、処理速度を格段に高めることができます。光配線に必要な光スイッチを、小型の Si リング共振器によって初めて電圧駆動しました。従来型は電流注入のため、消費電力が問題でした。電流を流さない今回の方式は、低消費電力、高集積化に繋がります。電圧により Si 表面に電荷が誘起され屈折率・共振波長が変化するため、出力光強度が変化します。変調効率は現在 30% ですが、結晶歪みを加えることで効率向上が期待できます。この成果は、2007 年 12 月電子情報通信学会 Si フォトニクス研究会で発表されました。

重イオン注入時の Ge 表面荒れの解決




MOSFET の性能向上のためチャネル材料を Si から Ge に置き換える研究が行われています。しかし、Ge は古く新しい材料であり、プロセス技術が未熟です。そこで我々は接合形成を中心にドーピングの研究を行っています。浅い接合形成では、イオン注入時のチャネルリングを防ぐためにプレアモルファス化注入がしばしば併用されます。ところがアモルファス化のために重イオンを注入するとひどい表面荒れを起こすことが分かりました (図 a、 Sb^+ 注入)。この問題は Ge 表面にあらかじめ薄い SiO_2 を堆積させておくこと (図 b) や、注入種を Xe に変えることで (図 c) この問題は軽減できます。Ge 表面の揮発性酸化物の反応性離脱を抑制できるためと考えています。

極薄 HfSiON ゲート絶縁膜を有する nMOSFET における PBT ストレス後の電子のデトラップ特性



Hf 系酸化膜は将来のゲート絶縁膜として最も有望と考えられています。しかし、通常の SiO_2 や $SiON$ 膜に比べて既存の電子トラップが多いために、nMOSFET における正バイアス温度 (PBT) ストレス後の信頼性の劣化が問題となっております。このトラップ電子は負バイアスストレスを印加するとデトラップして、絶縁膜の信頼性が時間と共に回復する事が知られています。そこで今回、極薄 HfSiON ゲート絶縁膜を有する nMOSFET における正バイアスストレス後の電子のデトラップ特性を詳細に調べました。その結果、電子のデトラップにおいては、トラップの空間及びエネルギー分布に対応して、速くデトラップする段階と遅くデトラップする段階がある事が判りました。本研究の成果は 2007 年に、Applied Physics Letters, Vol. 91, No. 3 で発表しました。

集積化 UWB アンテナ搭載 CMOS 送受信回路の開発




シリコン集積化アンテナ搭載UWB送受信回路

シリコン ULSI チップ間的高速信号伝送を実現する超高速ワイヤレス配線技術として、シリコン基板に形成したアンテナと CMOS 送受信回路の集積化の研究を行っています。図のような折りたたみ集積化アンテナを通して一方の CMOS チップからウルトラワイドバンド (UWB) 信号が送信され、離れた CMOS チップの受信アンテナで信号を受信できることを確認致しました。用いた技術は 180 nm CMOS 技術で、データ変調方式はオンオフキーイング (OOK)、データレートは 200 Mbps、総アンテナ長は 30.58 mm、消費電力は 43 mW、回路面積は 0.54mm²、チップサイズは 2.5 mm x 4 mm です。この成果は 2008 年 IEEE Radio and Wireless Symposium で発表しました。

センター研究紹介

0.6 Tbps を実現する 小面積 16 ポート SRAM



Technology	90 nm CMOS
Routing layers	6 Cu layers
Supply voltage	1.0 V (Std.)
Macro area	0.97 mm ²
Port number	8-Read, 8-Write
Bank number	32
Bank capacity	32 bit × 64 word
Total capacity	64 Kbit
Word-length	32 bit
Max. frequency	1.2 GHz
Latency	2 cycle
Max. bandwidth	0.6 Tbps
Area per bit	13.9 μm ²

プロセッサなどで広く採用されている並列処理を実現する上で、高速なデータ転送を行えるメモリ技術は不可欠なものになっています。そこで、90 nm CMOS 技術、2.5 mm 角チップにて、8-Read/8-Write、128 Kbit SRAM を試作しました。レジスタファイル型の読出し / 書込み分離型 2 ポート SRAM セル、メモリアクセスのパイプライン化と読出しアクセスパスの多段化を採用することにより、高周波数での動作を可能とし、0.37 V ~ 1.2 V の広い動作電圧範囲と最大消費電力 123 mW @ 1.2 GHz、最大 0.6 Tbps のランダムアクセスバンド幅、更に、従来技術と比較して、約 1/17 の小面積を実現しました。この成果は、ESSCIRC2007, IEICE ELEX などに掲載されました。

将来 DRAM 向け柱状縦型 MOS トランジスタ開発

(半導体・バイオ融合集積化技術の構築プロジェクト成果)




図1 柱状縦型トランジスタ構造




図2 基板上に形成された Si 柱の SEM 像






図3 試作を行なった柱状縦型トランジスタの電気特性

メモリセルの高密度化が進む DRAM においては、さらなる高集積化のために革新的なセル構造の開発が求められています。そのセルトランジスタとして従来の平面型ではなく、柱状縦型を用いる事で、面積効率を飛躍的に上げることを目指しています。当グループでは、エルピーダメモリと協働で将来の DRAM セルへの適用を目的とした、柱状縦型トランジスタのプロセス・デバイス開発を行っており、その第一段階として 150 nm レベルのトランジスタ試作を行ない、正常な動作を確認することができました。

高速知能情報処理を実現するデジタル・アナログ最小距離検索連想メモリ




チップ写真

検索結果波形

外部から入力されるデータに対して、最も一般に用いられる指標であるユークリッド距離が k だけ離れたものを、高速に検索できるあいまい検索連想メモリを開発しました。入力データに対して距離が k だけ離れたあいまいなデータを検索することは、コンピュータの処理結果に人間的な要素を加えることにつながり、ロボットに知能や感情を持たせる上で重要な処理です。従来のプロセッサでは、このような処理を柔軟・高速に実現することは困難でした。我々は、デジタル・アナログ混合連想メモリの技術を利用してあいまい検索を高速に処理することができる LSI を 350 nm CMOS テクノロジーを用いて実現することに成功しました。本研究の成果は論文誌、IEICE Trans. Fundamentals, Vol. E90-A, No. 6, June, 2007 にて発表されています。

ヘルスケアデバイスとしての MEMS

(半導体・バイオ融合集積化技術の構築プロジェクト成果)



日常生活を通じて、健康に関する情報をストレスなく取得することを目指して、シリコンのチップ上に回路を集積する半導体の技術に、機構的な技術を加えた MEMS センサの開発に取り組んでいます。液体試料を扱うために微小な流路を形成する、特定の細菌を検出するために抗体を表面に固定する、直径 1 ~ 3 μm の磁気ビーズを併用する、といったものですが、検出対象の拡大、感度の向上とともに、使いやすいことも重要となります。広く各種センサに対応することが望ましく、まず深部体温とブドウ糖の検出を行うチップの試作を行いました。

新任教員・研究員紹介

平成19年度に、2名の教員と4名の研究員が新たに着任しました。以下に自己紹介をします。

福山 正隆: ナノテクノロジー・ネットワークプロジェクト支援の主任です。日立製作所での半導体の開発、生産および昨年度の中核人材育成事業の支援の技術や経験等を活かして行きたいと思っております。

石川 智弘: 半導体・バイオ融合集積化技術の構築(SBI)プロジェクトの特任准教授に着任しました。企業と大学、東京と広島の違いに日々発見の毎日ですが、センターでの研究生活を満喫しようと思っております。

笠間 敏博: SBIプロジェクト研究員の笠間です。生体高分子の反応選択性を利用したSiナノワイヤバイオセンサに関する研究をしています。

上口 光: SBIプロジェクトの研究員として、バイオセンサやブレインチップに搭載可能な高性能SRAMの開発に従事しています。

鈴木 昌人: 本年度からSBIプロジェクト研究員となりました。飲むバイオセンサに必要なマイクロメートルサイズのポンプやバルブの研究を行っております。

門前 智美: ナノテク支援プロジェクトの研究員として電子線描画装置、プラズマエッチャなどを活用したシリコンナノ加工を対象とする支援を行っております。



センター利用希望・共同研究希望の皆様へ

ナノデバイス・システム研究センターは、広島大学の学内共同利用教育研究施設として設置されており、学内は先端物質科学研究科や工学研究科の研究室の多くの方に利用されています。また、他大学・企業とは共同研究・受託研究を実施したり、研究員・社会人博士課程後期学生の受け入れを行っております。ご興味がありましたら、センター教員までご連絡ください。

TEL: 082-424-6265

e-mail: rcns@sxsys.hiroshima-u.ac.jp

ナノデバイス・システム研究センター研究組織図

