EnglishSite MapcontactGo FLASH page

プロファイル
COEメンバー トップ

氏名・所属

hjm@sxsys.hiroshima-u.ac.jp

広島大学
Research Center for Nano-devices and Systems
教授
略歴
[学歴]
1977 ドルトムント大学(ドイツ、理学修士)
1981 ストゥットガルト大学(ドイツ、理学博士)
 
[職歴]
1978 マックスプランク固体物理研究所(ドイツ、研究員)
1982 シーメンス研究所(ドイツ、研究員、マイクロエレクトロニクス)
1986 シーメンス研究所(プロジェクトリーダー)
1990 シーメンス研究所(グループリーダー)
1995 シーメンス研究所(主幹研究員)
1996 広島大学ナノデバイス・システム研究センター 助教授
1998 広島大学ナノデバイス・システム研究センター 教授
所属学協会 The Institute of Electrical and ElectronicsEngineers Inc.(IEEE),USA
電子情報通信学会 (IEICE)、日本
世界水準の成果 高アクセスバンド幅メモリ
最小面積並列多ポートメモリー (ESSCIRC)
高速パターンマッチング回路
前並列アナデジ融合連想メモリ (ISSCC 2001)
距離定義に適応マッチングエンジン
(VLSI Symp.2002)
先駆的な研究成果 パワー回路シュミレーション用デバイスモデル
ダイオード/IGBT/Thyristorモデル
(PESC 1992,93)
国際プロジェクト経験 東芝/SiemensのCMOS技術プロジェクトメモリセンサイズグループのリーダ (1985-86)
欧州のパワー回路シュミレーションプロジェクト(4国、4会社、2大学) の代表者 (1993-95)
主な発表論文名
1. H.J. Mattausch, N. Omori, S. Fukae, T. Koide and T. Gyohten, "Fully-Parallel Pattern-Matching Engine with Dynamic Adaptability to Hamming or Manhattan Distance", 2002 Symposium on VLSI Circuits Digest of Technical Papers, 252-255 (2002)
2.  H.J. Mattausch, T. Gyohten, Y. Soda and T. Koide, "Compact Associative-Memory Architecture with Fully-Parallel Search Capability for the Minimum Hamming Distance", IEEE Journal of Solid-State Circuits, 37, 218-227, (2002)
3. H. J. Mattausch, K. Kishi and T. Gyohten, "Area-efficient multi-port SRAMs for on-chip data-storage with high random-access bandwidth", IEICE Trans. on Electronics, vol. E84-C, 410-417 (2001)
4. H..J. Mattausch, H. Baumgaertner, R. Allinger, M. Kerber and H. Braun, "Electrical/Thermal Properties of Nonplanar Polyoxides and the Consequent Effects for EEPROM Cell Operation", IEEE Trans. on Electron Devices 47, 1251-1257 (2000)
5. R. Kraus and H.J. Mattausch, "Status and Trends of Power Semiconductor Device Models for Circuit Simulation", IEEE Trans. on Power Electronics 13, 452-465 (1998)
研究室ページ http://www.rcns.hiroshima-u.ac.jp/
個人ページ http://www.rcis.hiroshima-u.ac.jp/hjm/index-e.html
このページのトップへ戻る